토픽

PCIe 물리 계층 위에서 CPU와 가속기·메모리 장치 간 캐시 일관성(Cache Coherence)을 유지하며 고속·저지연으로 메모리를 공유·확장할 수 있게 하는 개방형 인터커넥트 표준임.

가상메모리는 프로세스에 물리 메모리보다 큰 독립 주소 공간을 제공하고 MMU가 페이지 테이블로 가상주소를 물리주소로 변환하는 기법이며, TLB는 최근 변환 결과를 저장해 주소 변환 속도를 높이는 MMU 내 고속 캐시임.

멀티코어·멀티프로세서 환경에서 각 프로세서의 캐시에 저장된 동일 메모리 블록 사본들이 서로 일치된 값을 유지하도록 보장하는 것으로, 대표 프로토콜인 MESI는 캐시 라인을 Modified·Exclusive·Shared·Invalid 네 상태로 관리함.